Lista de Figuras

1. Abordagens por software e hardware.
2. Componentes do computador: vista de nível superior.
3. Ciclo de instrução básico.
4. Características de uma máquina hipotética.
5. Exemplo de um programa em execução.
6. Diagrama de estados de um ciclo de instrução.
7. Fluxo de controlo com e sem interrupção.
8. Transferência de controlo através de interrupções.
9. Ciclo de instruções com interrupções.
10. Temporização do programa; espera curta de E/S.
11. Temporização do programa; espera longa de E/S.
12. Diagrama de estados do ciclo de instrução com interrupções.
13. Transferência de controlo com múltiplas interrupções.
14. Exemplo da sequência temporal de múltiplas interrupções.
15. Módulos de um computador.
16. Esquema de barramento de interconexão.
17. Realização física típica de uma arquitectura de barramento.
18. Exemplos de configuração de barramentos.
19. Temporização de operação de leitura.
20. Tipos de transferências de dados.
21. Exemplo de configurações PCI.
22. Operação de Leitura no PCI.
23. Árbitro num barramento PCI.
24. Arbitragem de barramento PCI entre dois mestres.
25. Hierarquia de memória.
26. Rendimento de uma memória simples de dois níveis.
27. Comparação do armazenamento.
28. Previsão do custo das tecnologias de armazenamento secundário [#!weiz91!#].
29. Operação de uma célula de memória.
30. DRAM de 16 mega-bits típica ($M x 4$).
31. Pinos e sinais da memória de um invólucro típico.
32. Organização de memória de 256k octetos.
33. Organização de memória de 1M-byte.
34. Função de código de correcção de erros.
35. Código de correcção de erros de Hamming.
36. Disposição dos bits de dados e de teste.
37. Geração de bits de teste.
38. Código de Hamming SEC-DED.
39. Memória principal e cache.
40. Estrutura do sistema cache/memória.
41. Operação de leitura da cache.
42. Correspondência directa [#!hwan93!#].
43. Exemplo de correspondência directa.
44. Organização da cache em jogos associativos.
45. Exemplo de cache de correspondência associativa.
46. Organização de cache por jogos associativas de duas vias [#!hwan93!#].
47. Correspondência em jogos associativos de duas vias.
48. Diagrama de blocos do processador Pentium.
49. Estrutura da cache interna de dados do Pentium [#!ande93!#].
50. Diagrama de blocos do PowerPC 620.
51. Diagrama de estados simplificado do PowerPC.
52. DRAM dinâmica melhorada (EDRAM).
53. DRAM dinâmica Síncrona (SDRAM)[#!przy94!#].
54. Níveis de RAID
55. Correspondência de dados para uma bateria RAID 0
56. Modelo genérico de um módulo de E/S.
57. Um dispositivo externo.
58. Diagrama de Blocos de um módulo de E/S.
59. Três técnicas para entrada de um bloco de dados.
60. E/S no Espaço de Memória e Isolada.
61. Processamento simples de interrupção.
62. Modificações na memória e registos durante uma interrupção.
63. Uso do controlador de interrupções 8259A.
64. O Periférico de Interface Programável, Intel 8255A
65. Interface teclado/visor para o Intel 8255A
66. Diagrama de blocos típicos de DMA.
67. Pontos de quebra e DMA durante um ciclo de instrução.
68. Configurações de DMA possíveis.
69. Arquitectura de um canal de E/S
70. E/S em paralelo e em série.
71. Fases de Barramento em SCSI.
72. Exemplo de Diagrama Temporal em SCSI.
73. Formato do Descritor de Comandos de Bloco em SCSI.
74. Diagrama de estado do ciclo de instrução
75. Formato de uma instrução simples.
76. Programas para executar $Y = (A - B) / (C + D * E)$
77. Formatos de dados numéricos na unidade de vírgula flutuante do Pentium.
78. Operações de deslocação e de rotação.
79. Instruções de derivação.
80. Rotinas aninhadas.
81. Sequência de execução para as rotinas aninhadas da figura 9.7.
82. Uso da pilha para implementar as rotinas aninhadas da figura 9.7.
83. Crescimento do caixilho de pilha em procedimentos simples, P e Q.
84. Cálculo da fórmula N = I + J + K.
85. Modos de Endereçamento.
86. Cálculo dos modos de endereçamento no Pentium.
87. Modos de endereçamento dos operandos em memória no PowerPc
88. Formatos de Instrução do PDP-8.
89. Formatos de Instrução do PDP-10.
90. Formatos de Instrução usados pelo PDP-10; os números indicam o comprimento dos campos.
91. Formatos de Instrução do Pentium.
92. Formatos de Instrução do PowerPc.
93. O processador com o barramento de sistema
94. Estrutura interna do processador.
95. Organização dos registos de um microprocessador.
96. Extensão da organização de registos em microprocessador de 32-bits.
97. Ciclo de instruções com interrupções.
98. O ciclo de instruções.
99. Diagrama de estados do ciclo de instruções.
100. Fluxo de dados, ciclo de extracção.
101. Fluxo de dados, ciclo de caminho indirecto.
102. Fluxo de dados, ciclo de interrupção.
103. Linha de Encadeamento de instruções de dois estágios.
104. Diagrama temporal para uma operação de encadeamento de instruções.
105. O efeito de uma derivação condicional para uma operação de encadeamento de instruções.
106. Encadeamento de instruções num processador de seis-estágios.
107. Tampão de laço.
108. Diagrama de estado de prognósticos de derivação.
109. Lidando com derivações.
110. Exemplos da linha de encadeamento de instruções do 80846.
111. Registos EFLAGS do Processador Pentium.
112. Registos de Controlo do Processador Pentium.